DLX

Le DLX est un design de microprocesseur RISC effectué par John L. Hennessy et David A. Patterson, les principaux créateurs respectivement des modèles MIPS et Berkeley RISC, les deux types repères de la famille RISC.



Catégories :

Microprocesseur

Recherche sur Google Images :


Source image : skytopic.com
Cette image est un résultat de recherche de Google Image. Elle est peut-être réduite par rapport à l'originale et/ou protégée par des droits d'auteur.

Page(s) en rapport avec ce sujet :

  • Aucune autre instruction ne peut accéder à la mémoire. DLX est une architecture à registres : •. 32 registres de 32 bits chacun. R0, R1, ..., R31.... (source : dmi.usherb)
  • DLX est a RISC processeur architecture conception près John L. Hennessy... Opcodes sont 6 bits longs, pour un total de 64 instructions de base envisageables.... (source : worldlingo)

Le DLX est un design de microprocesseur RISC effectué par John L. Hennessy et David A. Patterson, les principaux créateurs respectivement des modèles MIPS et Berkeley RISC, les deux types repères de la famille RISC. Le DLX est essentiellement un MIPS simplifié avec une architecture 32 bits à chargement/enregistrement. Destiné originellement à l'enseignement, le design DLX est particulièrement utilisé dans les cours d'architecture des calculateurs, dans l'enseignement supérieur.

Les instructions DLX peuvent être classées en trois types : type R, type I et type J. Les instructions de type R sont des instructions de registres seulement, avec un opérande et trois numéros de registres dans un mot de 32 bits. Les instructions de type I sont identiques, mais n'incluent qu'un numéro de registre et utilisent les 16 bits restants pour embarquer une valeur immédiate. Les instructions de type J sont des sauts (jumps en anglais), contenant un opérande et une adresse 26 bits.

Les instructions sont de longueur 6 bits, pour un total de 64 instructions basiques. 4 bits sont requis pour sélectionner un registre parmi 16. Dans le cas des instructions de type R, ceci veut dire que seuls 18 bits des 32 bits sont utilisés, ce qui permet d'utiliser les 6 bits de poids faible comme "instructions étendues". Ceci permet au DLX de supporter plus de 64 instructions, tant que ces instructions fonctionnent seulement sur les registres. C'est utile par exemple pour gérer une FPU.

Le DLX, tout comme le MIPS, base ses performances sur l'utilisation d'une pipeline d'instructions. Dans le design DLX, elle est assez simple, du type RISC. Cette pipeline contient cinq étages :

Dans le MIPS original, une des méthodes utilisées pour perfectionner les performances était de forcer l'exécution de l'ensemble des instructions en un cycle, obligeant le compilateur à insérer des "noops" dans les cas où une instruction demanderait plus de temps, pour des accès mémoire par exemple.

Pour le design du DLX, une approche plus moderne a été utilisée pour les instructions lentes, utilisant un dispositif de retransfert de données et de reclassement des instructions. Dans ce cas les instructions nécessitant plus de cycles sont "bloquées" (stalled en anglais) dans leur unités, puis ré-insérées dans le flux des instructions lorsqu'elle s se finissent. Globalement, l'exécution paraît s'être effectuée linéairement.

Liens externes

Recherche sur Amazone (livres) :




Ce texte est issu de l'encyclopédie Wikipedia. Vous pouvez consulter sa version originale dans cette encyclopédie à l'adresse http://fr.wikipedia.org/wiki/DLX.
Voir la liste des contributeurs.
La version présentée ici à été extraite depuis cette source le 07/04/2010.
Ce texte est disponible sous les termes de la licence de documentation libre GNU (GFDL).
La liste des définitions proposées en tête de page est une sélection parmi les résultats obtenus à l'aide de la commande "define:" de Google.
Cette page fait partie du projet Wikibis.
Accueil Recherche Aller au contenuDébut page
ContactContact ImprimerImprimer liens d'évitement et raccourcis clavierAccessibilité
Aller au menu